

Спектр электромагнитных излучений



футбольное поле

человеческий рост



бейсбольный мяч



1 см



скрепка

1 мм



толщина бумаги



клетка



бактерия



вирусы






молекула воды



атом



элементарные частицы



радиочастотный спектр

Терагерцы

инфракрасный диапазон

ультрафиолет

Рентгеновский диапазон

Гамма излучение

УКВ

Дальний ИК

Средний ИК

Ближний ИК

Ближний УФ

Дальний ультрафиолет

Мягкий рентген

Жесткий рентген



AM-Радио
600кГц-1.6МГц



FM-Радио
88-108МГц



Мобильные телефоны
900МГц-2.4ГГц



Радар
1-100ГГц




Телевидение
54-700МГц



Беспроводные сети
~2.4ГГц



Звуковые волны
20Гц-20КГц



Ультразвук
1-20МГц



Микроволновая печь
2.4ГГц



Скрининг
0.2-4.0ТГц



Оптоволоконно
0.7-1.4μ



Стоматология
200-350 нм



Видимый свет
425-750ТГц
300-400нм



Ночное видение
10-0.7 μ



Медицинский рентген
10-0.1 Å



Рентген багажа
10-1.0 Å




Кристаллография
2.2-0.7 Å




Космическое излучение
Å<<

$$\lambda = 3 \times 10^8 / \text{частота} = 1.24 \times 10^{-6} / \text{эВ}$$




а
Непрерывный сигнал


Амплитуда
(Вольт)



б
Дискретный сигнал










а
Синусоидальная волна




б
Прямоугольная волна


- $s(t) = A \sin(2\pi f t + \phi)$.








$$(4/\pi) [\sin(2\pi/f) + (1/3)\sin(2\pi(3f)t) + (1/5)\sin(2\pi(5f)t)]$$



$$s(t) = A \sin(2\pi/t + \phi).$$




$$(4/\pi) \sum (1/k)\sin(2\pi(kf)t), \text{ для нечетных значений } k$$

$$s(t) = A \frac{4}{\pi} \sum_{\substack{k \text{ нечетное,} \\ k=1}}^{\infty} \frac{\sin(2\pi kft)}{k}.$$


- Такой сигнал имеет бесконечное множество гармоник и, соответственно, **бесконечную полосу частот**. Однако амплитуда k -й гармоники на частоте $k=f$ равна всего лишь $1/k$, поэтому практически вся энергия сигнала заключена в нескольких первых гармониках.

$$s(t) = \frac{4}{\pi} \left[\sin((2\pi \times 10^6) t) + \frac{1}{3} \sin((2\pi \times 3 \times 10^6) t) + \frac{1}{5} \sin((2\pi \times 5 \times 10^6) t) \right].$$

- Аппроксимируем меандр сигналом, показанным на рис. Хотя этот сигнал является искаженным меандром, он довольно близок к исходному, и приемник сможет выделить двоичные нули и единицы. Если частота $f=10^6$ Гц = 1 МГц, то полоса частот сигнала, равняется $(5 \times 10^6) - 10^6 = 4$ МГц.





- Для частоты $f=1$ МГц период основной гармоники $T=1/10^6=1$ мкс. Рассмотрим этот сигнал как битовую строку из нулей и единиц. Каждый бит меняется раз в 0,5 мкс, а скорость передачи данных при этом составляет $2 \times 10^6 = 2$ Мбит/с, поэтому для полосы частот в 4 МГц можно достичь скорости передачи данных 2 Мбит/с.
- 2. Если полоса частот равна 8 МГц, тогда f будет 2 МГц. Повторяя рассуждения случая 1, мы увидим, что полоса частот сигнала равна $(5 \times 2 \times 10^6) - 2 \times 10^6 = 8$ МГц. В этом случае $T=1/f=0,5$ мкс, поэтому каждый бит меняется раз в 0,25 мкс, что соответствует скорости передачи данных 4 Мбит/с. Таким образом, при прочих равных условиях увеличение частотного диапазона в два раза приводит к удвоению потенциальной скорости передачи данных.
- 3. Пусть сигнал, представленный на рис., считается достаточно хорошим приближением к меандру. Это означает, что разность между положительными и отрицательными импульсами достаточно велика, чтобы применять такой сигнал для представления последовательности единиц и нулей. Предположим, что $f=2$ МГц, $T=1/f=0,5$ мкс. Тогда каждый бит меняется раз в 0,25 мкс, что соответствует скорости передачи данных 4 Мбит/с. Поэтому канал с фиксированной полосой частот допускает различные скорости передачи данных в зависимости от того, насколько хорошо приемник различает 0 и 1 в присутствии шума и других помех.
- **Любой цифровой сигнал имеет бесконечную полосу частот.** При передаче такого сигнала в любой среде, передающая система ограничит частотный диапазон сигнала. Чем шире передаваемый диапазон, тем дороже обходится передача данных. Поэтому экономические и практические соображения диктуют необходимость представления цифровой информации сигналами с конечной полосой частот. Ограничение полосы частот приводит к ухудшению формы сигнала, что затрудняет интерпретацию принятой информации, чем уже полоса частот, тем большие искажения возникают при передаче и тем больше вероятность ошибки приемника.



Речь человека состоит из множества гармоник, но естественное звучание можно сохранить, ограничив полосу частот диапазоном от 300 до 3400 Гц. Телефонное оборудование позволяет передавать голос в диапазоне 4000 Гц. Полоса частот телефонных линий имеет защитный диапазон на каждом конце передаваемой полосы, позволяющий предотвратить помехи от соседних каналов, возникающие в результате мультиплексирования



- При распространении сигнала в любой среде амплитуда его уменьшается с удалением от передатчика. Этот эффект называется затуханием. Имеются три момента, на которые приходится обращать внимание разработчику:
- принимаемый сигнал должен быть достаточно сильным, так чтобы электронные схемы приемника смогли выявить и преобразовать этот сигнал;
- уровень сигнала должен быть значительно выше, чем уровень шума, в противном случае при передаче будут появляться ошибки;
- затухание растет с ростом частоты, и это приводит к искажению сигнала.





Цифровая линия передачи может состоять из нескольких повторителей. Если они установлены достаточно часто, то можно значительно увеличить скорость передачи данных по сравнению с передачей аналогового сигнала

- тепловой;
- интермодуляционный;
- перекрестный;
- импульсный.

Аналоговые сигналы: представляют данные в виде непрерывно меняющейся электромагнитной волны



Цифровые сигналы представляют данные в виде набора импульсов напряжения





Амплитудная модуляция



а



Частотная модуляция



б




Фазовая модуляция



в







- а — униполярный код NRZ;
- б — биполярный код NRZ;
- в — код «Манчестер9II»;
- г — код AMI; д — код B3ZS;
- е — код B6ZS;
- ж — код HDB3;
- выделены «заготовки»

- - 1) скорость передачи сигналов по линии выбирается большей, чем скорость передачи информации без использования дополнительных электрических уровней сигналов;
 - 2) скорость передачи сигналов по линии выбирается равной скорости передачи информации, но вводятся дополнительные электрические уровни сигналов.

•Простейшим линейным кодом является униполярный код NRZ (Non Return to Zero)(а). Нули представлены отсутствием сигнала, а единицы — наличием сигнала.


•Четыре недостатка

1. Средняя мощность, выделяемая на нагрузочном резисторе равна $A^2/2R$, где A — амплитуда импульса напряжения. при равновероятном появлении лог. 0 и лог. 1 в потоке данных. Резистор рассеивает тепловую энергию в два раза интенсивнее, чем при биполярном кодировании, при такой же амплитуде сигнала A (б).
2. Униполярные сигналы всегда содержат постоянную составляющую и значительную долю низкочастотных компонентов в спектре при передаче длинных последовательностей единиц. *Это препятствует передаче сигналов через трансформаторы или конденсаторы.*
3. Ретрансляторы и приемники надежно восстанавливают синхронизирующую временную сетку только тогда, когда паузы между изменениями сигнала не слишком велики.
4. Отсутствие возможности оперативной регистрации ошибок, таких как пропадание или появление лишних импульсов из-за помех.



импульсный код - манчестерский, в нем информацию несет направление перепада сигнала в середине каждого такта

- Манчестер-II имеет ограниченную область применения, т.к. в системе передачи данных применено трехуровневое кодирование сигнала.
- $U = -1, U = 0, U = +1$.
- данное решение гарантирует изменения уровня сигнала при переходе от одного битового интервала к другому независимо от вида передаваемой последовательности битов



Многоуровневая передача

Где:

СИГНАЛОВ

L – число уровней, которые используют для передачи сигналов,

T – длительность такта.

$$R = \frac{\log_2 L}{T},$$


Скорость передачи сигнала, равная $1/T$ измеряется в бодах. На практике понятие "бод" обычно понимают как *синоним* скорости в битах.

Однако, строго говоря, *скорость передачи* в битах равна скорости передачи в бодах только в случае двоичной передачи (один *бит* за один *такт*).

Цифровое преобразование, как правило, двоичное *кодирование* сигналов. Когда же нужно получить высокую *скорость передачи* данных в условиях ограниченной полосы прибегают к методам повышения информационной емкости передаваемых символов.

Одним из таких методов является многоуровневая система, когда каждый сигнал может принимать несколько уровней амплитуды в зависимости от значения исходного символа. *Скорость передачи* данных в многоуровневой системе передачи равна.

Многоуровневость увеличивает *скорость передачи* данных в пределах заданной полосы частот, но требует значительного ОСШ. Помехо не устойчивая, поэтому не получила распространения. В современных системах примером применения такой системы может служить организация цифровой абонентской линии в системе *ISDN* (160 кбит/с. четырехуровневая передача).




- В коммуникационных системах ***средой передачи*** называют путь, по которому сигнал распространяется от передатчика к приемнику. Среды передачи данных можно разделить на кабельные и беспроводные. В любом случае взаимодействие осуществляется при помощи электромагнитных волн. При передаче сигналов по *кабельным средам* волны распространяются вдоль твердой среды, например медной витой пары, коаксиального кабеля или оптического волокна. Атмосфера и космическое пространство — примеры *беспроводных сред*. Электромагнитные волны могут распространяться в таких средах, однако направление их распространения произвольное. Подобная передача сигналов называется *беспроводной*.
- Имеется ряд факторов, определяющих скорость и расстояние передачи данных.

- **Полоса частот.** При прочих равных условиях, чем больше полоса частот, тем выше максимально достижимая скорость передачи данных.
- **Искажения сигнала при передаче:** затухание, ограничивает расстояние, на которое осуществляется передача. При передаче данных по витой паре сигнал искажается сильнее, чем при передаче по коаксиальному кабелю. Степень искажения при передаче по оптоволокну минимальна.
- **Помехи,** вызванные сигналами в перекрывающихся частотных диапазонах, могут исказить или уничтожить передаваемый сигнал. Наиболее трудную задачу представляют собой помехи в беспроводных каналах, хотя и в кабельных средах помехи играют не последнюю роль. В кабельных средах помехи могут вызываться побочным излучением соседних кабелей. Например, витые пары часто связывают вместе, а в кабельных каналах, как правило, проложено множество кабелей. Экранирование кабелей.
- **Число приемных устройств.** При помощи кабельных средств связи можно создать как двухточечную линию связи, так и коллективный канал с множеством подключенных устройств.

Изолируется отдельно
Скручиваются вместе
Часто объединяются в кабели
Обычно прокладываются
в зданиях при строительстве



а
Витая пара




Внешний проводник является экранирующей оплеткой
Внутренний проводник цельнометаллический
Проводники разделяются изолятором
Закрывается защитным покрытием

б
Коаксиальный кабель



Стеклянная
или пластиковая
сердцевина
Лазер или светодиод
Специальная оболочка
Малые размер и вес



Свет, падающий под углом
меньше критического,
поглощается оплеткой


Угол падения Угол отражения

в
Оптическое волокно

	Диапазон частот	Характерное затухание	Характерная задержка	Расстояние между повторителями
Витая пара (с нагрузкой)	От 0 до 3,5 кГц	0,2 дБ/км на 1 кГц	50 мкс/км	2 км
Витая пара (многопарные кабели)	От 0 до 1 МГц	3 дБ/км на 1 кГц	5 мкс/км	2 км
Коаксиальный кабель	От 0 до 500 МГц	7 дБ/км на 1 кГц	4 мкс/км	От 1 до 9 км
Оптическое волокно	От 180 до 370 ТГц	От 0,2 до 0,5 дБ/км	5 мкс/км	40 км

- BNC-коннектор. BNC-коннектор либо припаивается, либо обжимается на конце кабеля.
- BNC T-коннектор. T-коннектор соединяет сетевой кабель с сетевой платой компьютера
- BNC баррел-коннектор. Баррел-коннектор применяется для сращивания двух отрезков тонкого коаксиального кабеля.
- BNC-терминатор.
- структура проводников —одно- и многопроволочный кабель

"Тонкий" (thin) коаксиальный кабель




Центральный проводник (Center conductor)


Диэлектрик (Dielectric)

Оплетка (Braid)

Внешняя оболочка (Outer jacket)



"Толстый" (thick) коаксиальный кабель






Изолирующая пленка (Foil)



- В качестве такого элемента может быть использован центральный пластиковый пруток или полиэтиленовый профилированный элемент типа С (Central Crosstalk Cancellation) в форме четырехлучевой звезды в поперечном сечении.



Конструкция кабеля

- за счет укладки каждой пары в индивидуальный паз разносит их друг от друга, что сопровождается заметным увеличением параметра
- поддержании высокой точности балансировки витых пар, то есть шага







4 МЕДНЫХ ПАРЫ 0,5 ММ




- *Категория 3.* Неэкранированная витая пара и аппаратура подключения, полоса пропускания которых не превосходит 16 МГц. (UTP)
- *Категория 4.* Витая пара и аппаратура подключения, полоса пропускания которых не превосходит 20 МГц.
- *Категория 5.* Витая пара и аппаратура подключения, полоса пропускания которых не превосходит 100 МГц.
- *Категория 7.* Витая пара и аппаратура подключения, полоса пропускания которых не превосходит 10 ГГц (40 – 7а). Каждая пара в экране
- ЭКРАН (спиральный – продольный)



№	Обозначение	Описание
1	TX+ (TXP)	Прямой сигнал передачи
2	TX- (TXN)	Инверсный сигнал передачи
3	RX+ (RXP)	Прямой сигнал приема
4		
5		
6	RX- (RXN)	Инверсный сигнал приема
7		
8		








- Оптическое волокно работает в диапазоне частот от 10^{14} до 10^{15} Гц. Эта полоса частот захватывает части инфракрасного и видимого спектра. Принцип передачи данных по оптоволокну заключается в следующем: свет от источника входит в цилиндрическую сердцевину из стекла или пластика. Лучи, идущие под малыми углами, отражаются и распространяются вдоль оптоволокну, другие лучи поглощаются окружающим материалом. Эта форма распространения называется *многомодовым распространением по волокну со ступенчатым профилем показателя преломления*. Такой режим соответствует множеству углов падения, при которых волна может распространяться вдоль оптоволокну. При многомодовом распространении имеется ряд путей распространения света, длины этих путей могут различаться, поэтому различается и время распространения всех лучей. При этом сигналы (импульсы света) «размазываются» во времени, что приводит к ограничению скорости передачи данных. Иначе говоря, необходимо оставлять промежутки между сигналами. Такое оптоволокну лучше всего подходит для передачи данных на малые расстояния. С уменьшением радиуса волокна уменьшается и разброс углов падения, под которыми свет может распространяться. Если уменьшить радиус сердцевины до размера порядка длины волны, по оптоволокну сможет распространяться только одна мода — луч идет строго вдоль оси.


- *Одномодовое распространение* обеспечивает превосходную производительность по следующей причине. Поскольку имеется всего один путь распространения, по которому проходит одна мода, искажения, характерные для многомодового распространения, невозможны. Одномодовое волокно применяется, как правило, при дальней связи, в частности в телефонии и кабельном телевидении. Наконец, сделав показатель преломления сердцевины переменным, можно добиться третьего способа передачи — *многомодового распространения по градиентному оптоволокну*. Его еще называют *многомодовым распространением по волокну с плавно меняющимся профилем показателя преломления*. Характеристики этого способа передачи являются промежуточными между характеристиками одномодового распространения и многомодового распространения по волокну со ступенчатым профилем. Большой показатель преломления в центре приводит к тому, что лучи, распространяющиеся вблизи оси, идут медленнее, чем распространяющиеся вблизи лакировки. Из-за плавно меняющегося показателя преломления свет в сердцевине движется по спирали, а не по зигзагообразной траектории, при этом путь распространения становится меньше. Свет, распространяющийся по периферии, приходит в приемник одновременно с лучом, идущим вдоль оси. Градиентное оптоволокно применяется в локальных сетях.

- В оптоволоконных системах используются источники света двух типов:
- светоизлучающие диоды (Light-Emitting Diode, LED)
- инжекционные лазерные диоды (Injection Laser Diode, ILD).

◆ СИД: Светоизлучающий диод




Спектральная характеристика излучения





Дивергентный излучатель

◆ Лазерный диод





Спектральная характеристика излучения





- У многомодовых ЛД ширина каждой отдельной линии $\delta\lambda=1-3$ нм, интервал между ними составляет $2-5$ нм. У одномодовых ЛД ширина спектральной линии, состоящая из одной продольной моды $\delta\lambda=0,1-0,4$ нм и $\tau_{нар} < 1$ нс
 Главная отличительная черта спектра ЛД – линейчатая структура и значительно более узкий спектр по сравнению с СИД,



Для обращения к периферийным устройствам в PC-совместимых компьютерах, выделено **пространство ввода/вывода (I/O Space)**, отделенное от памяти. Размером 64 Кбайта - в этой области могут располагаться регистры периферийных устройств разрядностью 1 и более байт, и для обращения к ним имеется несколько специальных инструкций процессора (**IN, OUT, INS и OUTS**). Регистры ПУ могут отображаться и в пространстве памяти — областях, свободных от оперативной и постоянной памяти. Выделение пространства ввода/вывода используется далеко не во всех архитектурах процессоров. В любом случае разные регистры разных устройств не должны пересекаться по адресам в своих пространствах — это требование **бесконфликтного распределения ресурсов по адресам**.

В плане взаимодействия с остальными компонентами компьютера процессор ничего не умеет, кроме как обращаться к ячейке (читать или писать байт) пространства памяти или пространства ввода/вывода, а также реагировать на **аппаратные прерывания**.

Любое **периферийное устройство** представляется процессору набором регистров (ячеек) и служит источником прерываний.

Компоненты компьютера соединяются друг с другом иерархией средств подключения, наверху которой стоят *интерфейсы системного уровня подключения*.

Эта группа интерфейсов характерна тем, что в их транзакциях фигурируют физические адреса пространства памяти и пространства ввода/вывода. Группа связанных между собой интерфейсов системного уровня образует логическую **системную шину компьютера**.

Системную шину образуют следующие физические интерфейсы:

- шина подключения центрального процессора (или нескольких процессоров в сложных системах) — **FSB** (Front Side Bus);
- шина подключения контроллеров памяти ПЗУ и ОЗУ, сама **шина памяти** (Memory Bus) **системной не является**, поскольку в ней фигурируют не системные адреса, а адреса физических банков памяти;
- шины ввода/вывода, обеспечивающие связь между центральной частью компьютера и периферийными устройствами.

По назначению периферийные интерфейсы можно разделить на :
специализированные интерфейсы ориентированы на подключение устройств определенного узкого класса, и в них используются сугубо специфические протоколы передачи информации - интерфейс мониторов VGA, интерфейс накопителя на гибких дисках, традиционные интерфейсы клавиатуры и мыши, IDE/ATA и ряд других;

универсальные интерфейсы имеют более широкое назначение, их протоколы обеспечивают доставку данных, не привязываясь к специфике передаваемой информации. - коммуникационные порты (COM), SCSI, USB, FireWire;

выделенные интерфейсы позволяют подключить к одному порту (точке подключения) адаптера (контроллера) лишь одно устройство; число подключаемых устройств ограничено числом портов – COM порт, LPT порт в стандартном режиме, интерфейс VGA монитора, порт AGP;

разделяемые интерфейсы позволяют подключить к одному порту адаптера множество устройств. Варианты физического подключения разнообразны: шина (жесткая, как ISA или PCI; кабельная шина SCSI и IDE/ATA), цепочка (daisy chain) устройств (SCSI, LPT-порт в стандарте IEEE 1284.3), логическая шина на хабах (USB) или встроенных повторителях (IEEE 1394 FireWire).

По архитектуре периферийные интерфейсы можно разделить на :
параллельные интерфейсы - для каждого бита передаваемой группы используется своя сигнальная линия, и все биты группы передаются одновременно за один квант времени. Примеры: параллельный порт подключения принтера (LTP порт, 8 бит), интерфейс ATA/ATAPI (16 бит), SCSI (8 - 64 бит), шина PCI (32 или 64 бита);

последовательные интерфейсы — используется лишь одна сигнальная линия, и биты группы передаются друг за другом по очереди; на каждый из них отводится свой квант времени (битовый интервал). Примеры: последовательный коммуникационный порт (COM порт), последовательные шины USB и FireWire, PCI Express, интерфейсы локальных и глобальных сетей.

Можно оперировать понятием **тактовая частота интерфейса** - величина, обратная длительности кванта. Это понятие естественно для **синхронных** интерфейсов, у которых имеется сигнал синхронизации (clock), определяющий возможные моменты возникновения всех событий (смены состояния).

Для **асинхронных** интерфейсов можно воспользоваться **эквивалентной тактовой частотой** — величиной, обратной минимальной продолжительности одного состояния интерфейса. Максимальная (пиковая) скорость передачи данных равна произведению тактовой частоты на разрядность интерфейса. У последовательного интерфейса разрядность 1 бит, у параллельного она соответствует числу параллельных сигнальных цепей передачи битов данных.

Для повышения **пропускной способности** параллельных интерфейсов с середины 90-х годов стали применять *двойную синхронизацию* **DDR** (Dual Data RATE). Идея заключается в выравнивании частот переключения информационных сигнальных линий и линий стробирования (синхронизации). В «классическом» варианте данные информационных линий воспринимаются только по одному перепаду (фронту или спаду) синхросигнала, что удваивает частоту переключения линии синхросигнала относительно линий данных. При двойной синхронизации данные воспринимаются и по фронту, и по спаду, так что частота смены состояний всех линий выравнивается, что при одних и тех же физических параметрах кабеля и интерфейсных схем позволяет удвоить пропускную способность. Волна этих модернизаций началась с интерфейса ATA (режимы Ultra DMA) и SCSI (Ultra 160 и выше), для памяти (DDR SDRAM).

На высоких частотах применяется **синхронизация от источника данных** (Source Synchronous Transfer): сигнал синхронизации, по которому определяются моменты переключения или валидности данных, вырабатывается самим источником данных.

синхронизация от общего источника пригодна только для низких частот

Тенденцию снижения напряжения при увеличении частоты переключений, можно проследить на примере порта **AGP** (3,3/1,5/0,8 В), шин **PCI/PCI-X** (5/3,3/1,5 В), SCSI, шин памяти и процессоров.

Базовые свойства интерфейсов:

- интерфейс обеспечивает транзакции обращения к пространствам памяти и ввода/вывода;
- в транзакциях фигурируют физические адреса пространств памяти и ввода/вывода;
- адресные пространства памяти и ввода/вывода являются «плоскими»: адрес выражается одним числом в диапазоне, определенном принятой разрядностью адресации. Любой адрес может принадлежать регистру (ячейке памяти) только одного устройства (или системной памяти, включающей ОЗУ и энергонезависимую память);
- транзакции могут инициироваться как центральным процессором (процессорами), так и активными устройствами (мастерами шины);
- все адресуемые элементы безусловно доступны центральному процессору, на адресуемость элементов со стороны мастеров шин могут накладываться специфические ограничения; (ISA – 16 Мб, PCI - разделены мостом)
- устройства, подключенные к системной шине, могут посылать процессору (процессорам) запросы аппаратных прерываний.

Взаимодействие программ с устройствами, подключенными к системной шине, возможно следующими способами:

- через **регистры устройств**, отображенные на пространство памяти или пространство ввода/вывода;
- через **области адресов памяти**, принадлежащей устройству (физически расположенной на контроллере или адаптере устройства);
- через **регистры конфигурационного пространства PCI** (для устройств, подключенных к PCI, PCI-X, PCI-Express, ACP);
- через **области системного ОЗУ**, доступные активным устройствам-мастерам шины (обмен с использованием DMA);
- через **аппаратные прерывания**, сигнализируемые устройствами по доступным им линиям IRQx (ISA) или INTx (PCI), а также по сообщениям MSI Message Signaled Interrupts (Прерывания, инициируемые сообщениями) альтернативная форма прерываний, доступная в **PCI** версии 2.2 и выше.

С устройствами, **подключенными к интерфейсам периферийного уровня**, взаимодействие возможно только через их контроллеры (адаптеры), подключенные к системной шине. На системной шине «видны» и доступны только эти адаптеры и контроллеры. Способы взаимодействия с устройствами определяются интерфейсом контроллера.

Программное обеспечение компьютера состоит из ряда компонентов: **прикладного ПО, драйверов устройств, системных драйверов, динамически подключаемых библиотек, BIOS**. Эти компоненты имеют различные возможности взаимодействия с устройствами, состав используемых компонентов зависит от операционной системы и разделяемости данного устройства. Между **прикладным ПО** и периферийными устройствами возможны следующие варианты отношений:

одиночное монопольное подключение: ПУ подключено к системной шине (возможно, через промежуточный периферийный интерфейс). С этим устройством в любой момент времени может взаимодействовать лишь одно приложение. Это самый простой вариант в плане организации взаимодействия ПО и устройства;

групповое монопольное подключение: группа конечных ПУ подключена через промежуточный интерфейс к одному контроллеру, подключенному к системной шине. С данными устройствами может в любой момент времени взаимодействовать только одно приложение. По сравнению с предыдущим вариантом, здесь появляется небольшое усложнение, связанное с выбором конкретного конечного устройства для текущей операции обмена. Промежуточный интерфейс должен обеспечивать адресацию, управляемую приложением; (RS485, RS422)

одиночное разделяемое подключение: единственное конечное ПУ, подключенное к системной шине, может использоваться несколькими приложениями и/или процессами. Каждое из приложений (процессов) взаимодействует с устройством так, как будто оно - единственный «клиент» данного устройства. В структуре ПО, обеспечивающего взаимодействие с данным устройством, должны присутствовать средства *виртуализации* данного *устройства*. Эти средства и создают приложениям иллюзию монопольного взаимодействия с устройством. (дисплей, подключенный к графическому адаптеру, с поддержкой оконного интерфейса. Здесь каждое приложение в отведенном ему логическом окне выполняет вывод изображения, не заботясь о текущем положении окна или клавиатура, обеспечивающая ввод символов в активное приложение)

множественное разделяемое подключение: множество конечных ПУ подключено через периферийный интерфейс к общему контроллеру, связанному с системной шиной. Возможно одновременное взаимодействие нескольких процессов с различными конечными ПУ. Сложность заключается в разделяемости: все взаимодействия осуществляются через общий контроллер периферийного интерфейса. Возможно коллективное использование конечных ПУ, для чего требуется виртуализация этих устройств. Примеры подключения: шины SCSI, USB, FireWire (RAID массивы)

Взаимодействие с периферийными устройствами возможно тремя основными способами:

- программно-управляемый обмен;
- прямой доступ к памяти;
- прерывания.

Программно-управляемый обмен — *P/O* (Programmed Input Output). В исполняемой программе (или драйверах, которыми она пользуется) присутствуют инструкции ввода/вывода для портов устройства или инструкции обращений к областям памяти, находящейся в устройстве. Реальное физическое взаимодействие с устройством (и вызываемые этим изменения состояния устройств) происходит в момент выполнения этих инструкций. Такая жесткая синхронизация программы и устройства из рассматриваемых шин имеется в PCI/PCI-X, когда устройство является ведомым (target). Из интерфейсов, такой способ обмена используется в LPT и COM портах (в режимах без FIFO и DMA), а также в шине ATA (при доступе к регистрам устройства и обмену данными в режиме PIO). Данный способ взаимодействия позволяет предельно упростить интерфейсную часть периферийного устройства. Плата - нагрузка на центральный процессор. На шинах PCI типа программно-управляемый обмен не позволяет приблизиться к декларированной высокой пропускной способности шин. Процессор не может организовать длинные пакетные транзакции на шине PCI, поэтому следует избегать данного способа взаимодействия при обмене данными;

Прямой доступ к памяти - DMA (Direct Memory Access). Обмен между системной памятью (ОЗУ) и устройством выполняется без непосредственного участия процессора. Обмен осуществляет контроллер прямого доступа, для устройств шин типа PCI контроллер является частью устройства - мастера шины (Bus Master). Штатного централизованного контроллера DMA, как это было в архитектуре ISA, для шины PCI нет. В зависимости от того, кто является инициатором обмена, различают два варианта прямого доступа:

DMA по инициативе хоста (Host Initiated DMA). Задание на пересылку каждого блока формирует программа, исполняемая на ЦП, она же сообщает контроллеру DMA параметры сеанса (начальный адрес, длину блока и направление передачи). Физические операции обмена синхронизируются с устройством и оно своими внутренними сигналами запускает обмен и, если требуется, управляет потоком (вводит сигнал готовности). Этот вариант требует довольно простых аппаратных средств устройства, расплата за упрощение - необходимость привлечения ЦП к организации каждого сеанса (обычно по прерываниям). Это не очень эффективно при передаче больших объемов данных, которые могут располагаться в разных не смежных страницах физической памяти;

DMA по инициативе устройства (Host Initiated DMA). Здесь хост-программа формирует в памяти программу ввода/вывода для устройства, обычно представляющую собой связанный список дескрипторов передач, и указывает устройству на начало списка. Контроллер устройства считывает эти дескрипторы из ОЗУ и по ним организует сеансы передачи данных между устройством и буферами в ОЗУ, описанными дескрипторами передач. Формирование программы может быть статическим или динамическим. В первом случае хост-программа передает устройству указатель на готовый список дескрипторов и не имеет права его модифицировать до тех пор, пока устройство не отработает список до конца. Так, например, работает PCI-контроллер шины ATA. При динамическом формировании хост может добавлять новые дескрипторы (в конец списка), добавляя контроллеру новые задания. Так работают контроллеры шин USB и FireWire, PCI-контроллеры локальных сетей. Работа устройства в этом режиме требует усложнения его контроллера, но эти затраты окупаются повышением производительности системы в целом и эффективности ввода/вывода. Главное - минимизировать число прерываний центрального процессора, иницируемых устройством.

Прерывания (*Interrupts*) - сигнализация от устройства (его контроллера) центральному процессору (процессорам) о событиях, требующих вмешательства хоста. Эти события асинхронны по отношению к программному коду, исполняемому процессором. Прерывания требуют приостановки выполнения текущего потока инструкций (с сохранением состояния) и запуска процедуры обработчика прерывания **ISR** (*Interrupt Service Routine*). Которая должна идентифицировать источник прерывания (их может быть несколько), затем выполнить действия, связанные с реакцией на событие. Процедура **ISR** должна быть *оптимизирована* по времени. Обслуживание прерываний, особенно в защищенном режиме, в компьютерах на процессорах x86 связано со значительными накладными расходами, поэтому их число надо сокращать.

Идентификация источника прерывания - в PC совместимых компьютерах для этого используются традиционные, но неэффективные механизмы. В ряде случаев прерывания от устройств заменяют *поллинг* - программноуправляемым опросом состояния устройств. Состояния множества устройств опрашивают по прерыванию от таймера. В компьютерных системах с интеллектуальной системой ввода/вывода (*Intelligent Input Output Processor*) кроме центрального процессора имеется **процессор ввода/вывода**. Этот процессор обычно имеет сокращенную систему команд, ориентированную на задачи управления вводом/выводом - пересылка блоков данных, подсчет четности (для дисковых массивов RAID 3 и 5), преобразование данных между форматами *Big Endian* (телекоммуникации) и *Little Endian* (процессоры Intel). Процессор в/в может работать в общем адресном пространстве, или иметь свое обособленное адресное пространство.

В новых версиях шины PCI-X и в PCI Express появилась возможность **равнорангового взаимодействия устройств** (без участия процессора) — обмена сообщениями. При этом в адресации сообщений не фигурируют адреса пространства памяти или ввода/вывода - обращения адресуются по **идентификатору устройства (DIM Device Identified Messages)**.

Физический адрес ячейки памяти или порта ввода/вывода — это адрес, формируемый на системной шине для обращения к данной ячейке из логического с помощью блока страничной переадресации.

Логический адрес — это тот адрес, который формируется исполняемой программой для доступа к требуемой ячейке.

Физическая операция ввода/вывода или обращения к памяти - это процесс, во время которого на шине генерируются электрические сигналы, обеспечивающие доступ к данной ячейке (порту).

Логическая операция — это исполнение программной инструкции обращения к интересующей ячейке.

Параллельные

[CAMAC](#) для измерительных систем (*instrumentation systems*)

[Extended ISA](#) или EISA

[Industry Standard Architecture](#) или ISA

[Low Pin Count](#) или LPC

[MicroChannel](#) или MCA

[MBus](#)

[Multibus](#) для промышленных систем

[NuBus](#) или IEEE 1196

[Peripheral Component Interconnect](#) или PCI, также PCI-X

[VESA Local Bus](#) или VLB или VL-bus, использовалась в основном на материнских платах для [80486](#) процессоров и была подключена непосредственно к выводам микропроцессора. Однако встречалась и реализация этой шины в сочетании с ЦПУ IBM BL3 (аналог i386SX) и ранними Pentium

[VMEbus](#), VERSAmodule Eurocard bus

STD Bus для 8-ми и 16-ти битных микропроцессорных систем

[Unibus](#)

[Q-Bus](#)

Последовательные

[1-Wire](#)

[HyperTransport](#)

[I²C](#)

[PCI Express](#) или PCIe

[Serial Peripheral Interface Bus](#) или шина [SPI](#)

[USB](#), Universal Serial Bus,

[FireWire](#), i.Link, IEEE 1394,

[Direct Media Interface](#) ([DMI](#))

Intel [QuickPath Interconnect](#) или просто QuickPath ([QPI](#))

[SATA/SAS](#) eSATA

Внешние компьютерные шины

[Advanced Technology Attachment](#) или ATA (PATA, IDE, EIDE, ATAPI) — шина для подключения дисковой и ленточной (быстрой) периферии.

[SATA](#), Serial ATA — современный вариант ATA

[USB](#), Universal Serial Bus, используется для множества внешних устройств

[HIPPI](#) High Performance Parallel Interface

[IEEE-488](#), GPIB (General-Purpose Instrumentation Bus), HP-IB, (Hewlett-Packard Instrumentation Bus)

[PC card](#), ранее известная как *PCMCIA*, часто используется в ноутбуках и других портативных компьютерах, но теряет своё значение с появлением USB и встраиванием сетевых карт и модемов

[SCSI](#), Small Computer System Interface, шина для подключения дисковых и ленточных накопителей

[Serial Attached SCSI](#), SAS — современный вариант SCSI

PCI (Peripheral Component Interconnect) — шина соединения периферийных компонентов — является основной шиной расширения современных компьютеров. Она разрабатывалась для процессоров Pentium, но хорошо сочеталась и с процессорами 486. Сейчас PCI является жестко стандартизованной высокопроизводительной и надежной шиной расширения, поддерживаемой рядом компьютерных платформ, включая PC совместимые компьютеры, PowerPC и другие.

PCI 1.0 (1992 год) — определена общая концепция, описаны сигналы и протокол 32-разрядной параллельной синхронной шины с тактовой частотой до 33,3... МГц и пиковой пропускной способностью 132 Мбайт/с;

PCI 2.0 (1993 год) — введена спецификация коннекторов и карт расширения с возможным расширением разрядности до 64 бит (пропускная способность до 264 Мбайт/с), предусмотрены варианты питания интерфейсных схем напряжением 5 /3,3В;

PCI 2.1 (1995 год) — введена частота 66 МГц (только для устройств с напряжением питания 3,3 В), что позволило обеспечить пиковую пропускную способность до 264 Мбайт/с в 32-битном варианте и 528 Мбайт/с в 64-битном;

PCI 2.2 («PCI Local Bus Specification Revision 2.2» от 18.12.1998) уточняет положения предшествующей версии 2.1; здесь появился новый механизм сигнализации прерываний **MSI**;

PCI 2.3 (2002 год) определены биты для прерываний, облегчающие идентификацию источника; отменены карты расширения с питанием 5 В (остались только универсальные и 3,3 В); введен низкопрофильный конструктив карт расширения; добавлены сигналы дополнительной шины SMBus. Revision 2.3, является базой для современных расширений;


в версии **PCI 3.0** отменены системные платы на 5 В (только универсальные и 3,3 В).

В версии PCI-X 1.0 повышена тактовая частота до 133 МГц (для 3,3 В интерфейса), что дает варианты, называемые PCI-X66, PCI-X100, PCI-X133. Пиковая пропускная способность достигает 528 Мбайт/с в 32-битном варианте и более 1 Гбайт/с в 64-битном. Версия описана в документе PCI-X Addendum to the PCI Local Specification Revision 1.0 b (2002 г.).

В версии PCI-X 2.0 введены новые режимы синхронизации с удвоенной (PCI-X266) и учетверенной (PCI-X533) частотами передачи данных относительно тактовой частоты 133 МГц. Столь высокая частота требует низковольтного интерфейса (1,5 В), режима коррекции ошибок (ECC). Кроме 32- и 64-битных вариантов появился и 16-битный (для встроенных компьютеров). Добавлен новый тип транзакций - сообщения, адресуемые устройству по его идентификатору. Конфигурационное пространство функции расширено до 4096 байт. Версия PCI-X 2.0 описывается парой документов: PCI-X Protocol Addendum to the PCI Local Specification Revision 2.0 (PCI-X PT 2.0) — дополнения к протоколу и PCI-X Electrical and Mechanical Addendum to the PCI Local Bus Specification Revision 2.0 (PCI-X EM 2.0) — дополнения к электрическим и механическим спецификациям.

В дополнение к спецификациям шины имеется ряд дополнительных спецификаций: спецификация на мосты, связывающие шины PCI друг с другом (и иными шинами), — PCI to PCI Bridge Architecture Specification, Revision 1.1 (PCI Bridge 1.1); спецификация PCI BIOS - конфигурирование устройств PCI и контроллера прерываний; обеспечение «горячего» подключения/отключения устройств — PCI Hot-Plug Specification, Revision 1.1 (PCI HP 1.1); управление энергопотреблением - PCI Power Management Interface Specification, Revision 1.1 (PCI PM 1.1).

На базе шины PCI 2.0 фирмой Intel был разработан выделенный интерфейс для подключения графического акселератора AGP. Спецификации PCI публикуются и поддерживаются организацией PCI SIG (Special Interest Group, <http://www.pcisig.org>). Шина PCI существует в разных конструктивных исполнениях: Mini-PCI, Small PCI, Card Bus, Compact PCI (CPCI), PXI.



Для контроля достоверности передачи информации на шине PCI применяется проверка четности адреса и данных; в PCI-X используется и ECC-контроль с исправлением однобитных ошибок. ECC-контроль обязателен при работе в *Mode 2*, он может использоваться и при работе в *Mode 1*. Метод контроля достоверности сообщается мостом в шаблоне инициализации по окончании аппаратного сброса шины. Мост выбирает тот метод контроля, который поддерживают все абоненты его вторичной шины (и он сам). Для сообщения об ошибках служат сигналы PERR# (протокольная сигнализация между устройствами) и SERR# (сигнал фатальной ошибки, вызывающий, как правило, немаскируемое прерывание системы).

Мосты PCI (PCI Bridge) - специальные аппаратные средства соединения шин PCI (и PCI -X) между собой и с другими шинами.

Главный мост (Host Bridge) используется для подключения PCI к центру компьютера (системной памяти и процессору). Главный мост генерирует обращения к конфигурационному пространству под управлением центрального процессора, что позволяет хосту (центральному процессору) выполнять конфигурирование всей подсистемы шин PCI. В системе может быть и несколько главных мостов, что позволяет предоставить высокопроизводительную связь большему числу устройств (число устройств на одной шине ограничено). Одна назначается условно главной (Bus 0).

Равноранговые мосты PCI (Peer-to-Peer Bridge) используются для подключения дополнительных шин PCI. Эти мосты всегда вносят дополнительные накладные расходы на передачу данных, так что эффективная производительность при обмене устройства с центром снижается с каждым встающим на пути мостом.

Для подключения шин PCMCIA, Card Bus, MCA, ISA/EISA, X-Bus и LPC используются специальные мосты, входящие в чипсеты системных плат или же являющиеся отдельными устройствами PCI. Эти мосты выполняют преобразование интерфейсов соединяемых ими шин, синхронизацию и буферизацию обменов данных.

- При записи массива в память, выполняемой директивой языка высокого уровня, устройство среднего быстродействия (вводящее лишь 3 такта ожидания готовности) принимает данные каждые 7 тактов, что при частоте 33 МГц и разрядности 32 бита дает скорость $33 \times 4/7 = 18,8$ Мбайт/с. Здесь 4 такта занимает активная часть транзакции (от сигнала FRAME# до снятия сигнала IRDY#) и 3 такта паузы. То же устройство по инструкции MOVSD принимает данные каждые 8 тактов шины ($33 \times 4/8 = 16,5$ Мбайт/с). Эти данные - результат наблюдения работы PC ядра, выполненного на основе микросхемы FPGA фирмы Altera, не поддерживающего пакетные транзакции в ведомом режиме. То же самое устройство при чтении памяти работает медленнее - инструкцией REP MOWSW с него удалось получать данные каждые 19-21 тактов шины (скорость $33 \times 4/20 = 6,6$ Мбайт/с).
- Скорость, соизмеримую с максимальной пиковой, можно получить только при **пакетных передачах**, когда дополнительные 3 такта при чтении и 1 такт при записи добавляются не к одной фазе данных, а к их последовательности. Так, для чтения пакета с числом фаз данных 4 требуется 7 тактов ($V = 16/(7 \times 30)$ байт/нс = 76 Мбайт/с), а для записи - 5 ($V = 16/(5 \times 30)$ байт/нс = 106,6 Мбайт/с). При 16 фазах данных скорость чтения может достигать 112 Мбайт/с, а записи - 125 Мбайт/с.
- В этих выкладках не учитывались потери времени, связанные со сменой инициатора, издержки дополнительных мостов реальные возможности устройств.

Применение мостов PCI предоставляет такие возможности, как:

- увеличение возможного числа подключенных устройств, преодолевая ограничения электрических спецификаций шины;
- разделение устройств PCI на сегменты — шины PCI — с различными характеристиками разрядности (32/64 бит), тактовой частоты (33/66/100/133 МГц),
- протокола (PCI, PCI -X Mode 1, PCI -X Mode 2, PCI Express). На каждой шине все абоненты равняются на самого слабого участника; правильная расстановка устройств по шинам позволяет с максимальной эффективностью использовать возможности устройств и системной платы;
- организация сегментов с «горячим» подключением/отключением устройств;
- организация одновременного параллельного выполнения транзакций от инициаторов, расположенных на разных шинах.

Электрические спецификации рассчитаны на два типовых варианта нагрузки одной шины: 2 устройства PCI на системной плате плюс 4 слота или 6 устройств плюс 2 слота. При этом подразумевается, что одно устройство на каждую линию шины PCI дает только единичную КМОП нагрузку. В слоты могут устанавливаться карты, также дающие только единичную нагрузку. При использовании компонентов и трассировки плат с характеристиками, превосходящими требования спецификации, возможны и иные сочетания числа слотов и устройств. Так, например, часто встречаются системные платы и с пятью слотами на одной физической шине. На длину проводников, а также на топологию расположения элементов и проводников для карт расширения накладываются жесткие ограничения. Длина сигнальных проводников не должна превышать 3,8 см.

Параметр	5 В интерфейс	3,3 В интерфейс
Входное напряжение низкого уровня, В	$-0,5 \leq U_{IL} \leq 0,8$	$-0,5 \leq U_{IL} \leq 0,3 \times V_{CC}$
Входное напряжение высокого уровня, В	$2 \leq U_{IH} \leq V_{CC} + 0,5$	$V_{CC}/2 \leq U_{IH} \leq V_{CC} + 0,5$
Выходное напряжение низкого уровня, В	$U_{OL} \leq 0,55$	$U_{OL} \leq 0,1 \times V_{CC}$
Выходное напряжение высокого уровня, В	$U_{OH} \geq 0,8$	$U_{OH} \geq 0,9 \times V_{CC}$
Напряжение питания V_{CC} , В	$4,75 \leq U_{CC} \leq 5,25$	$3,0 \leq U_{CC} \leq 3,6$

Для сигнализации об установке карты и потребляемой ею мощности на разъемах PCI предусмотрено два контакта — PRSNT1# и PRSNT2#, из которых хотя бы один соединяется на карте с шиной GND. С их помощью система может определить присутствие карты в слоте и ее энергопотребление. Кодирование потребляемой мощности

Соединение контактов		Потребляемая мощность	
PRSNT1#	PRSNT2#	PCI	Small PCI
-	-	Нет карты	Нет карты
GND	-	25 Вт макс	10 Вт макс
-	GND	15 Вт макс	5 Вт макс
GND	GND	7,5 Вт макс	2 Вт макс




Таблица 6.6. Конструктивы и интерфейсы периферии портативных ПК

	PC Card	Small PC Card	Express Card	Small PCI	Mini PCI Type I и II	Mini PCI Type III
Длина, мм	85,6	42,8	75	85,6	70/78	51/44,6
Ширина (по стороне с разъемом), мм	54,0	45,0	34/54	54,0	46	60
Толщина, мм	3,3/5,0/10,5	3,3/5,0/10,5	5	3,3/5,0/10,5	7,5/5,5/17,5	5
Коннектор	Штырьковый, 1,27×1,27 мм	Штырьковый, 1,27×1,27 мм		Штырьковый, 0,8×1 мм	Штырьковый, 0,8×1 мм	Печатный, 0,8 мм
Число контактов	68	68	26	108	100	124
Интерфейсы	Память, ввод-вывод, ATA, CardBus (PCI)	Память, ввод-вывод, ATA, CardBus (PCI)	PCI Express, USB 2.0	PCI	PCI, PCI-X	PCI, PCI-X




Рис. 6.5. Конструктив Compact PCI: а — шасси; б — вид полноразмерного модуля; в — варианты модулей






Рис. 6.4. Карты PC Card (PCMCIA)

На базе шины **Compact PCI** фирмой National Instruments разработана спецификация **PXI** (PCI eXtensions for Instrumentation расширение PCI для инструментальных систем). По сравнению с cPCI в PXI более жестко определяется местоположение модулей. На шасси левый слот отводится для **контроллера шины**, следующий за ним - для **контроллера синхронизации** (его номер пишут в ромбе), остальные - для **периферийных модулей**. При необходимости контроллер может расширяться влево, занимая дополнительные слоты, разъемы которых не связаны с общей шиной.



Архитектурная модель PCI Express - пакетная сеть с топологией звезда.

Архитектура PCI Express разделена на три уровня:

уровень транзакций (Transaction Layer) - верхний уровень архитектуры, отвечающий за сборку и разборку транзакционных *пакетов TLP* (Transaction Layer Packets). Эти пакеты используются для транзакций чтения и записи, а также сообщения о событиях некоторых типов. Каждый пакет *TLP* имеет уникальный идентификатор, который позволяет направить ответный пакет его отправителю. В *TLP* используются различные форматы адресации, зависящие от типов транзакций. Пакет может иметь атрибуты отмены слежения за когерентностью NS (No Snoop) и «расслабленной» упорядоченности RO (Relaxed Ordering)

Каждая транзакция, требующая ответа, выполняется в виде расщепленной. Уровень транзакций отвечает и за управление потоком, реализованное на основе механизма кредитов;

канальный уровень (Data Link Layer), промежуточный в стеке, первым делом отвечает за управление связью, обнаружение ошибок и организации повторных передач, до успеха или признания отказа соединения. К пакетам, полученным от уровня транзакций, канальный уровень добавляет номера пакетов и контрольные коды. Канальный уровень и сам является генератором и получателем *пакетов DLLP* (Data Link Layer Packet), используемых для управления соединением;


физический уровень изолирует канальный от всех подробностей передачи сигналов. Он состоит из двух субблоков.

Логический субблок при передаче выполняет распределение данных по линиям, скремблирование, кодирование по схеме 8B/10B, кадрирование и преобразование в последовательный код. При приеме выполняются обратные действия. Дополнительные символы, обеспечиваемые кодированием 8B/10B, используются для служебной сигнализации. Логический субблок отвечает и за согласование соединения, инициализацию и т. п. *Электрический субблок* отвечает за электрическое согласование, синхронизацию, обнаружение приемника. Уровневая модель, принятая в PCI Express, позволяет, не затрагивая остальных уровней, заменить физический уровень или его субблоки, когда появятся более эффективные схемы кодирования и сигнализации. Интерфейс между физическим и канальным уровнем зависит от реализации этих компонентов и выбирается их разработчиком.

Для передачи (низковольтная дифференциальная передача сигнала) используется самосинхронизирующееся кодирование, что позволяет достигать высоких скоростей передачи. Базовая скорость — 2,5 Гбит/с «сырых» данных 250 ГТр (после кодирования 8В/10В – 20%) в каждую сторону и более высокие скорости. В **PCI Express 3.0 (8 ГТр)** используется более экономное кодирование 128b/130b с избыточностью 1,5 %. Для масштабирования пропускной способности возможно *агрегирование сигнальных линий* (lanes, сигнальных пар в электрическом интерфейсе), по одинаковому числу в обоих направлениях. Спецификация рассматривает варианты соединений из 1, 2, 4, 8, 12, 16 и 32 линий (обозначаются как x1, x2, x4, x8, x12, x16 и x32); передаваемые данные между ними распределяются побайтно. В каждой из линий самосинхронизация выполняется независимо. Таким образом достижима скорость до $32 \times 2,5 = 80$ Гбит/с, что примерно соответствует пиковой скорости 8 Гбайт/с. Во время аппаратной инициализации в каждом соединении согласуется число линий и скорость передачи; согласование выполняется на низком уровне без какого-либо программного участия. Согласованные параметры соединения действуют на все время последующей работы.

Обеспечение «горячего» подключения на физическом уровне PCI Express не требует каких-либо дополнительных аппаратных затрат, поскольку двухточечное соединение не затрагивает «лишних» участников. Безопасная коммутация сигналов не требуется, возможности подключаемого устройства никак не влияют на режимы работы остальных устройств. Малое число сигнальных контактов дает большую свободу в выборе *конструктивных реализаций* PCI Express

соединение компонентов в пределах платы;
 слоты и карты расширения в конструктивах PC/AT и ATX;
 внутренние и внешние карты расширения мобильных ПК;
 малогабаритные модули ввода/вывода для серверов и коммуникационной аппаратуры;
 модули для промышленных компьютеров;
 разъемное подключение «дочерних» карт;
 кабельные соединения блоков.



Набор сигналов интерфейса PCI Express невелик:

PETpO, PETnO... PETp15, PETn15 — выходы передатчиков сигнальных пар 0...15;

PERpO, PERnO... PERp15, PERn15 - входы приемников;

REFCLK+ и REFCLK — сигналы опорной частоты 100 МГц;


PERST# — сигнал сброса карты;

WAKE# — сигнал «пробуждения» (от карты);

PRSNT1#, PRSNT2# — сигналы обнаружения

подключения-отключения карты для системы горячего подключения. На карте эти цепи соединяются между собой, причем для PRSNT2# выбирается контакт с самым большим номером.

- ◆ +3,3V — основное питание +3 В при токе до 9 А;
- ◆ +12V — основное питание +12 В при токе до 0,5/2,1/4,4А для слотов x1/x4, x8/x16 соответственно;
- ◆ +3,3Vaux — дополнительное питание, ток до 375 мА в системах, способных к пробуждению по сигналу от карты и до 20 мА в непробуждаемых системах.



Выводы PCI Express X1

№ вывода	Назначение	№ вывода	Назначение
B1	+12V	A1	PRSNT1#
B2	+12V	A2	+12V
B3	+12V	A3	+12V
B4	GND	A4	GND
B5	SMCLK	A5	JTAG2
B6	SMDAT	A6	JTAG3
B7	GND	A7	JTAG4
B8	+3.3V	A8	JTAG5
B9	JTAG1	A9	+3.3V
B10	3.3V__AUX	A10	3.3V
B11	WAKE#	A11	PERST#
Перегорodka			
B12	RSVD	A12	GND_A12
B13	GND	A13	REFCLK+
B14	<i>PETP0</i>	A14	REFCLK-
B15	<i>PETN0</i>	A15	GND
B16	GND	A16	<i>PERP0</i>
B17	PRSNT2#	A17	<i>PERN0</i>
B18	GND	A18	GND

Число связей

	x1	x2	x4	x8	x12	x16	x32
PCI e 1.0	2/4	4/8	8/16	16/32	24/48	32/64	64/128
PCI e 2.0	4/8	8/16	16/32	32/64	48/96	64/128	128/256
PCI e 3.0	8/16	16/32	32/64	64/128	96/192	128/256	256/512
PCI e 4.0	16/32	32/64	64/128	128/256	192/384	256/512	512/1024

Intel X58 Express Chipset (iX58)

Поддерживает процессоры Intel Core i7, подключаемые через разъем **LGA1366** и работающие с шиной Quick Path Interconnects (QPI).

Комплект традиционно является двуххабовым. Он состоит из двух микро-схем: Input/Output Hub (IOH) и I/O Controller Hub (ICH).

Компонент IOH содержит контроллеры, управляющие системной шиной, графической подсистемой и средствами связи с микросхемой ввода/вывода ICH.

Контроллер процессорной шины поддерживает шину QPI с пропускной способностью до 25,6 Гбайт/с.

Внешние видеосредства подключаются посредством двух графических интерфейсов PCI Express 2.0 x16, с возможностью разбить каждый на два графических интерфейса с половинной скоростью или даже на четыре, каждый из которых будет работать с одной четвертой от скорости одиночного интерфейса.


Контроллер памяти встроен в процессор, поэтому он отсутствует в чипсете iX58.


Связь со вторым компонентом, ответственным за управление периферийными устройствами компьютера, осуществляется через шину DMI с пропускной способностью до 2 Гбайт/с.

Вторым компонентом чипсета iX58 является микросхема ICH десятой версии — ICH10.

Встроенные средства этой микросхемы

- поддерживают до 6 портов Serial ATA II (300 Мбайт/с), до 12 портов USB 2.0, до 6 PCI Express x1, до 4 PCI (PCI Rev 2.3, 33 МГц), LPC (Low Pin Count),
- Intel High Definition Audio, а также другие средства, функции и технологии.
- Устройства IDE традиционно не поддерживаются, однако с помощью соответствующих внешних средств их можно подключить.
- В качестве альтернативы ICH10 может использоваться микросхема ICH10RAID — ICH10R.
- Максимальная рабочая температура корпуса — T_c-max — 100 °C.





DDR3

AM3
Socket

AMD Phenom™ II X4
AMD Phenom™ II X3

HyperTransport 3.0

AMD
790FX



6x1 PCI
Express[®] 2.0 GPP

- Gigabit LAN
- Wireless LAN
- x1 slots



12 x USB 2.0

PCI Interface

HD Audio

A-Link Express II

AMD
SB750



1x8 PCI
Express[®] 2.0



1x8 PCI
Express[®] 2.0

1x16 PCI Express[®] 2.0



1x8 PCI
Express[®] 2.0



1x8 PCI
Express[®] 2.0

1x16 PCI Express[®] 2.0



6 x SATA 3.0 Gb/s

RAID 0,1,5,10

AMD 790FX/X

Чипсет AMD 790FX ориентирован на системы с процессорами AMD Phenom и Phenom II. Он состоит из двух чипов: North Bridge и South Bridge.

Чипсетом обеспечивается поддержка 42 линий PCI Express 2.0, из которых 32 отведены на графические порты, еще 6 могут быть использованы для подключения интегрированных на плату контроллеров и портов PCI Express и 4 используются для соединения с южным мостом. Возможны, например, такие

конфигурации: CrossFire с участием двух видеоадаптеров (графические порты работают по схеме x16+x16); Quad или Triple CrossFire, т. е. установка четырех или трех видеоадаптеров (графические порты работают по схеме x8+x8+x8+x8 или x8+x8+x8).

В качестве South Bridge в базовой комплектации используется SB600, который поддерживает: 4 SATA 300 (до 3 Гбит/с); RAID для SATA с режимами 0/1/10; один канал PATA на 2 устройства ATA133; 10 USB 2.0; 6 PCI; HD

Audio; AC-Link с возможностью подключения аудиокодеков AC'97 (2.3) и модемных MC'97.

Вместо микросхемы SB600 может быть использован SB700. Он поддерживает: 12 портов USB 2.0 и два порта USB 1.1; шесть портов SATA II (300 Мбайт/с); режимы RAID 0/1/10; один канал PATA (два устройства ATA133); 6 PCI; HD Audio; а также HyperFlash (флэш-память).

Также в качестве южного моста возможно использование микросхемы SB750, которая поддерживает 6 портов SATA II, RAID 0/1/10/5, 1 PATA (два устройства ATA133), 12 USB 2.0, 2 USB 1.1, 3 PCI, HD Audio 7.1 и др.

Nvidia GeForce 9400/9300

Чипсеты Nvidia GeForce 9400 и Nvidia GeForce 9300 ориентированы на системы с процессорами Intel. В отличие от рассмотренных ранее, они являются однокиповыми решениями.

В состав Nvidia GeForce 9400 входят встроенные графические средства: ядро — 580 МГц, блок шейдеров — 1400 МГц. В случае недостаточной производительности в слот PCI Express x16 можно установить видеоадаптер на дискретных элементах.

Кроме указанных особенностей, чипсет поддерживает: частоту процессорной шины 800/1066/1333 МГц; два канала памяти DDR2-800/1066 или DDR3-1066/1333; видеовыходы D-Sub, DVI, HDMI и DisplayPort; 5 PCI, 4 PCI Express x1; 6 SATA II; режимы RAID 0/1/10; 12 USB; 7.1-канальный звук; сетевые средства 1 Гбит/с.

Nvidia GeForce 9300 подобен Nvidia GeForce 9400, но отличается меньшими значениями частот графических средств: ядро — 450 МГц, блок шейдеров — 1200 МГц.



Core 2 Family
Pentium D
Pentium 4
Celeron D
Celeron



1333 MHz FSB



**NVIDIA® GeForce®
9300
MGPU**


Featured Technologies:
- DX10
- Hybrid SLI®
- NVIDIA CUDA™
- PhysX
- PureVideo® HD




DL-DVI, HDMI,
or DP




RGB




HDA (Azalia)
Audio




12/2C USB 2.0




1 GigE Connection
w/ FirstPacket™
Technology



Dual-channel
DDR2-800
DDR3-1333




1 x16 PCI
Express 2.0



4 x1 PCI
Express 2.0



6 SATA Drives w/
MediaShield™



5 PCI Slots

Nvidia nForce 790i


Чипсеты Nvidia nForce 790i SLi и Nvidia nForce 790i Ultra SLi ориентированы на системы с процессорами Intel. Как и большинство чипсетов, они являются двухчиповыми решениями.

Обеспечена реализация разных конфигураций подключения внешних видеосредств: до трех графических интерфейсов PCI Express x16 (два — от северного моста, еще один — от южного) с возможностью организации 3-way SLI (x16 + x16 + x16). При этом для видео северный мост поддерживает режим работы PCI Express 2.0 (с вдвое увеличенной пропускной способностью).

В дополнение к этому, южный мост обеспечивает один интерфейс PCI Express x8 и 4 интерфейса PCI Express x1.

Чипсеты поддерживают: процессорную шину с частотой до 1600 МГц; двух-канальную память DDR3-800/1066/1333 (у Nvidia nForce 790i Ultra SLi — до 2000 МГц) с максимальным объемом 8 Гбайт (4 DIMM без ECC); двунаправленную шину HyperTransport (частота работы 1 ГГц, ширина 16 бит в каждом направлении), обеспечивающую связь между мостами чипсета; интерфейс PCI Express 2.0; технологию NVIDIA SLI Technology для организации конфигураций 2-Way SLI, 3-Way SLI (три x16) и Quad SLI; 5 PCI; 6 SATA II и 2 устройства ATA133; RAID 0/1/10/5; 2 Gigabit Ethernet; 10 USB 2.0; HD Audio (Azalia).

Обеспечена поддержка стандарта ESA (открытый протокол для мониторинга и управления ПК).



Intel Penryn (Yorkfield & Wolfdale)
 Intel Core 2 Extreme
 Intel Core 2 Quad
 Intel Core 2 Duo
 Intel Pentium Family






1600 MHz FSB



Hyper-Transport Link



3-Way SLI Support



Логическая топология USB — звезда. Хабы (включая корневой) создают иллюзию непосредственного подключения каждого логического устройства к хост-контроллеру. В этой звезде устанавливаются сугубо подчиненные отношения по системе опроса-ответа: хост-контроллер по своей инициативе передает данные к выбранному устройству или принимает их. Устройство по своей инициативе передавать данные не может; непосредственные передачи данных между устройствами невозможны. Устройство по своей инициативе может лишь сигнализировать о «пробуждении», для чего используется специальная сигнализация, но не передача данных.

Физический интерфейс USB прост. Конструкция кабелей и разъемов *USB* не дает возможности ошибиться при подключении устройств. Для распознавания разъема *USB* на корпусе устройства ставится стандартное символическое обозначение. Гнезда типа «А» устанавливаются только на нисходящих портах хабов, вилки типа «А» — на шнурах периферийных устройств или восходящих портов хабов. Гнезда и вилки типа «В» используются только для шнуров, отсоединяемых от периферийных устройств и восходящих портов хабов (от устройств -

мышей, клавиатур и т. п. кабели, как правило, не отсоединяются).

Для малогабаритных устройств имеются разъемы мини-В, а для поддержки On-the-Go имеются и вилки мини-А, и розетки мини-АВ. Хабы и устройства обеспечивают возможность «горячего» подключения и отключения с сигнализацией об этих событиях хосту.

